Собственно смотри сабж. Кратко есть проект + деньги =
250 DDR3 board ---> SDRAM (NOT bus !!!) CLK=200MHz, ~ 500mm X 400mm,
to be controlled by ~4 FPGAs or FPGAs + buffers? Temperature 125C.
Schematic + FPGA 's VHLD.
Нужен спец High Speed/Temterature digital design + FPGA.
Правила форума
Пожалуйста, ознакомьтесь с правилами данного форума
Пожалуйста, ознакомьтесь с правилами данного форума
- Groundhog
- Графоман
- Сообщения: 5099
- Зарегистрирован: 20 авг 2005, 16:36
- Откуда: Vancouver