Job Requirements
- BSEE with 9+ (or MSEE with 6+) years related experience; candidates with more/less experience will also be considered for this opening, although with a correspondingly different title.
- Extensive RTL design experience in Verilog
- Previous high end apps processor design experience a big plus.
- Excellent communication skills
- Bright, well organized, methodical, team player, and detail oriented
Senior IC Design Engineer
Правила форума
Пожалуйста, ознакомьтесь с правилами данного форума
Пожалуйста, ознакомьтесь с правилами данного форума
- dima8080
- Пользователь
- Сообщения: 104
- Зарегистрирован: 08 мар 2007, 01:29
- Откуда: Richmond BC
- Контактная информация: